UCP: Licence 3
Lessons: Architecture of micro-controllers - VHDL / Cours: Architectures des micro-contrôleurs - VHDL

HDL principles illustrated with VHDL language. This lesson is mainly build thanks to The lesson made by Beno&iacirc;t Miramond and the telecom-paristech's lesson on HDLs

Application des concepts vues en cours menant à l'implémentation en VHDL d'un microprocesseur soft pour FPGA Cyclone 4 sur cartes de développement DE2-115.

Les slides du cours:

UCP: Licence 3
Tutorials: Architecture of micro-controllers / TPs: Architectures des micro-contrôleurs

Implementation of multiple VHDL IPs. During the final project the student have to implement a 16bits soft-core. The tests are done on Cyclone 4 FPGA embedded on a DE2-115 board.

Application des concepts vues en cours menant à l'implémentation en VHDL d'un microprocesseur soft pour FPGA Cyclone 4 sur cartes de développement DE2-115.

UCP: Master 1
Lessons: Architecture of micro-controllers - Advanced / Cours: Architectures des micro-contrôleurs - avancé

Cours sur la construction d'architectures avancée. Cours basé sur le cours de Benoît Miramond.
Les notions du cours sont:

Lesson on advanced architectures. This lesson is mainly build on the Benoît Miramond's lesson. The main topics of the course are:

Cours :

UCP: Master 1
Tutorials: Architecture of micro-controllers (Advanced) / TPs: Architectures des micro-contrôleurs avancé

Tutorials on signal processing algorithms on a Sharc DSP Processor. The students also implement their own architecture for multiple sound processing algorithms using the VHDL and test them on the Cyclone 4 FPGA embedded on the DE2-115 platform.

Application des concepts vues en cours menant à l'implémentation en VHDL de plusieurs architectures en adéquation avec des algorithmes de traitement du signal audio. Ces architectures sont testées sur le FPGA Cyclone 4 embarqué sur les cartes de développement DE2-115. Les étudiants travaillent aussi en C et assembleur pour porter ces algorithmes sur le DSP Sharc.


Tutorials: Real time OS / TPs: Architecture d'un OS temps réel

Tutorials on real-time processing using a µC/OS-II Kernel embedded in a Nios II soft core communicating with others IPs.

Expérimentation des différents concepts vues en cours sur la programmation temps réel sur µC/OS-II. Ce système temps réel étant embarqué sur un processeur soft-core Nios II sur plateforme FPGA.